本文以Banba結構為基礎，進行了適當的改進，提高了電路的PPM，使用TSMC35mm工藝，設計了一個帯隙基準電路。電路性能如表5.1。

　　表5.1 帯隙基準電路性能

　　電源電壓 5V 溫度范圍 -50℃-100℃ 功耗 1.61mW 輸出電壓 1.80V 溫度系數 3.508ppm/℃ PSRR -40dB

　　帯隙基準電路的整體結構比較簡單，使用的結構也是常見的方式。設計的關鍵是調節電路參數，優化溫度系數，盡量減小PPM。另外放大器和啟動電路的設計也是整個電路的關鍵部分，自啟動電路電路是以前未曾接觸過的內容。

　　存在問題：

　　1) .電路的電源抑制比PSRR不是很大，只有-40dB。根據參考文獻中的分析，可以達到-100dB。但是通過掃描電路參數，始終無法得到更大的電源抑制比。經過分析，可能的原因是放大器的性能限制了電源抑制比，因為設計開始時對放大器的性能考慮不夠多。

　　2) .本文采用的Banba結構仍然屬于一階帯隙基準電路，雖然PPM已經達到性能要求，但是現在已經有二階溫度補償帯隙基準電路結構，原理是引入一股與溫度成平方關系的電流，既補償了低溫階段的基準電壓，又補償了高溫階段的基準電壓，大大提高了基準電壓源隨溫度變化的穩定性。二階溫度補償帯隙基準電路可以很好的控制基準電壓的溫度系數，增大電源抑制比，由于時間限制沒有進行設計。

　　3) .電路的輸出電壓隨著電源電壓的上升比較緩慢，這個從圖4.8中就可以看出來，沒有達到理想的快速上升。 哪里有射頻培訓機構