1）遲滯比較器的電路結構如圖 4-27 所示

　　2）其第一級為差分放大器電路，利用 M5 和 M6 管的交叉耦合來實現對遲滯電壓的產生和調整，在經過雙端到單端的變換電路，將差分輸出信號轉為單端輸出信號，并通過兩級緩沖器進行整形，進而輸出數字基帶信號。

　　3）其中，Dir 為控制使能端，在標簽向閱讀器返回信號時，

　　AM 解調無需工作，可以通過控制邏輯電路發送的使能信號 Dir，通過 M11 到

　　M15 管將遲滯比較器的各個支路電流關閉，使比較器不再工作，從而達到降低

　　標簽芯片功耗的目的，起到提高芯片性能的作用。

　　2） 哪里有射頻培訓機構