課程目標 |
|
Cadence培訓初級到中級班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設計流程，通過講課及上機練習相結合的方式完成Cadence的原理圖工具Concept-
HDL、PCB工具Allegro以及相應的建庫工具的使用方法的系統培訓。通過培訓學員可掌握先進的Allegro
Cadence PCB設計流程，完成PCB設計。 |
|
培養對象 |
|
從事硬件開發的所有人員，以及具有一定基礎的高年級本科生或者碩、博士研究生。 |
|
班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號) |
|
堅持小班授課，為保證培訓效果，增加互動環節，每期人數限3到5人。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
|
時間地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈
近開課時間(周末班/連續班/晚班）：Cadence初中級開課：2025年2月17日.................... |
|
學時和費用 |
★課時：
請咨詢在線客服;
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
師資團隊 |
◆【趙老師】
10年來一直從事FPGA數字電路設計，高速DSP軟硬件的開發，高速PCB，Layout設計經驗非常豐富。
精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB
SI仿真、Altium Designer以及PADS工具 。成功開發了多個高速DSP和FPGA結合的高難度項目。
◆【黃老師】
有15年的FPGA和DSP系統硬件開發經驗,8年視頻和圖像處理領域的高速DSP系統硬、軟件和FPGA系統的設計和開發經驗，高速系統設計經驗非常豐富，精通Allegro
cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium
Designer等PCB設計工具。
更多師資力量請參見曙海師資團隊，請點擊這兒查看。 |
|
課程進度安排 |
| 課程大綱 |
學習目標及要求 |
| 學習使用ORCAD 軟件進行原理圖的制作，電路圖的零件設計、使用
Allegro 軟件進行 PCBLayout ， PCB 封裝制作、高速布線規則設置、出 gerber 文件、用
CAM350 檢查 gerber 文件。應用范圍：制作高速線路板（如：電腦主板、顯卡、交換機主板等）. |
| 第一階段 |
| 1 OrCAD Capture CIS/Concept HDL/Design Entry HDL基本設計流程
2 設計輸入
2.1 創建原理圖工程及設置工作環境
2.2 工程管理器簡介
2.3 創建元件庫及元件
2.4 創建非規則圖形元件
2.5 創建及使用分裂元件
2.6 使用電子數據表創建零件
2.7 添加元件庫及放置元件
2.7.1 放置普通元件
2.7.2 放置電源和地
2.8 在同一個頁面內創建電氣互聯
2.8.1 使用wire
2.8.2 使用net alias
2.9 在不同頁面之間創建電氣互聯
2.10 使用總線創建連接
2.10.1 創建總線
2.10.2 命名總線
2.10.3 連接總線與信號線
2.11 編輯原理圖的基本操作
2.11.1 選擇元件
2.11.2 移動元件
2.11.3 旋轉元件
2.11.4 鏡像翻轉元件
2.11.5 修改元件屬性及放置文本
2.12 替換與更新元件
2.12.1 批量替換
2.12.2 批量更新
3 原理圖元件庫的制作
3.1 元件庫的建立
3.2 基本元件的制作
3.3 復雜元件的制作
3.4 元件庫快速制作的技巧
|
第二階段 |
3 從原理圖到PCB 工具使用
3.1 ORCAD和PCB編輯工具的關系及如何配合
3.2 原理圖的網表如何導入到PCB工具里
3.3 設計同步
3.4 網表文件的生成
3.5 PCB中導入網表
4 原理圖高級設計技巧
2.13 使用Edit Browse選項的技巧
2.13.1 使用Parts選項
2.13.2 使用Nets選項
2.14 在原理圖中搜索特定元素
2.14.1 搜索元件
2.14.2 查找網絡
2.15 原理圖頁相關操作技巧
2.16 添加Footprint屬性
2.16.1 單個添加
2.16.2 批量添加
2.17 生成網表
2.18 生成元件清單 |
| 第三階段 |
5 PCB設計準備：Allegro環境、規則設置、PCB布局布線
5.1 Allegro 用戶接口
5.2 Allegro 用戶環境管理
5.3 焊盤制作工具使用詳解
5.4 制作元件流程
5.5 設計板框，手工和快速設計板框技巧
5.6 把邏輯信息導入Allegro
5.7 設定設計約束
5.8 放置元件和放置的技巧
5.9 手動布線和快速自動布線的方法和技巧
6 建立元件庫
7 元件PCB封裝制作
7.1 PCB封裝設計的理論知識
7.2 PCB封裝設計的設計過程
7.3 PCB封裝設計的設計過程的工具介紹（PAD Designer與Package designer）
7.4 PCB封裝設計中的封裝的設計
7.5 PCB封裝設計中的不規則封裝的設計（Shape Symbol的設計）
7.6 PCB封裝設計中的焊盤的介紹（過孔的模型建立以及設計）
7.7 PCB封裝設計中的規則焊盤封裝的設計（Flash Symbol的設計）
7.8 PCB封裝設計中的不規則焊盤封裝的設計
7.9 盲孔埋孔的設計
7.10 PCB封裝設計總結
8 PCB版圖設計
8.1 PCB Editor與其它模塊的關系（交互）
8.2 PCB Editor設計流程
8.3 建立板框機械符號
8.4 創建電路板
8.5 導入網表
8.6 規劃電路板，放置器件
8.7 布局
5.7.1 手工擺放元器件
5.7.2 按照“Room”布局
5.7.3 按照原理圖布局
5.7.4 交互擺放原理圖和pcb圖
8.8 交換功能
9 約束管理器
9.1 約束管理器的介紹
9.2 約束管理器的優先級
9.3 設置間距規則
9.4 設置物理規則
9.5 設置元件屬性
9.5.1 添加元件屬性
9.5.2 添加網絡屬性
9.5.3 添加“Fix”和“Room”屬性
9.5.4 屬性和元素的顯示
9.5.5 刪除屬性和元素
9.6 設置布線約束
6.6.1 創建Bus和差分對以及群組
6.6.2 設置線路以及阻抗
6.6.3 設置大/小傳輸延時，相對傳輸延時
9.7 約束管理器的其它設置
6.7.1 信號完整性設置
6.7.2 時序約束設置
6.7.3 在線檢查模式 |
第四階段 |
10 布線
10.1 布線的基本原則
10.2 布線的基本設置
10.2.1 設置格點
10.2.2 過孔的編輯
10.2.3 導線的編輯
10.2.4 布線方法
10.2.5 布線調整
10.3 自動布線
10.3.1 使用Auto Router自動布線
10.3.2 使用CCT自動布線
11 鋪銅
11.1 基本概念
11.2 平面層鋪銅
11.2.1 為電源層鋪銅
11.2.2 為Gnd層鋪銅
11.3 分割平面層鋪銅
11.3.1 使用Anti Etch分割平面層鋪銅
11.3.2 添加多邊形方法分割平面層鋪銅
13 PCB后續處理
13.1 可裝配性檢查
13.2 添加測試點
13.3 添加和刪除淚滴
13.4 表面層鋪銅
13.5 DRC檢查
13.6 重排元件編號
13.7 文字的調整
13.8 絲印層調整
14 設計輸出
14.1 輸出光繪文件
14.1.1 設置Aperture參數
14.1.2 設置光繪參數
14.1.3 輸出artwork文件
14.2 輸出鉆孔數據
14.2.1 顏色與可視性檢查
14.2.2 鉆孔文件參數設置與鉆孔圖的生成
14.3 生成Gerbel文件
14.4 PCB打印輸出
14.5 輸出元件清單
15 Cadence16.x的高級功能
15.1 env文件的格式和修改
16.PCB數據后處理：覆銅、生產加工數據輸出
|
第五階段 項目實戰，一步步手把手教你完成一個完整的DSP6713視頻、圖像處理開發板 |
DSP6713視頻、圖像處理開發板設計主要內容有:
1.DSP6713開發板功能方框圖培訓。
2.元件庫建立管理
3.DSP6713開發板原理圖設計
4.DSP6713開發板PCB疊層結構、阻抗控制介紹
5.DSP6713開發板PCB布局以及布線設計
6.DSP6713開發板EMC設計
7.出Gerber文件
8.DSP6713開發板PCB設計實例 |
首 頁 培訓新動態
shuhaipeixun
總部李老師