Vivado Design Suite 靜態時序分析和 Xilinx 設計約束培訓
Vivado Static Timing Analysis and Xilinx Design Constraints

       華為，中科院，上海貝爾，中興，Xilinx,Intel英特爾,TI德州儀器，NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微軟，飛思卡爾，等大型公司高級工程師，項目經理，技術支持專家，曙海教育，資深講師。

       大多名牌大學，碩士以上學歷，相關技術專業，有豐富的理論素養，十多年實際項目經歷，開發過多個大型項目，熱情，樂于技術分享。針對客戶實際需求，案例教學，邊講邊練，互動式溝通，學有所獲。

       更多師資力量信息請參見曙海師資團隊，請點擊這兒查看。

　    ☆資深工程師授課

        
        ☆注重質量
        ☆邊講邊練
        ☆合格學員免費推薦工作

        

        專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
        3、培訓合格學員可享受免費推薦就業機會。

Who Should Attend?

Engineers who seek advanced training in using Xilinx tools to improve FPGA performance and utilization while also increasing productivity

Course Outline

?1

• Review of the Vivado Design Suite Static Timing Analysis and Xilinx Design Constraints course
• Design Methodology
• Advanced Timing Analysis
• System-Synchronous I/O Constraints
• Source-Synchronous Constraints
• Lab 1:?Advanced I/O Timing
• Introduction to Pblocks

?2

• Floorplanning Techniques
• Lab 2:?Design Analysis and Floorplanning
• Project-Based and Non-Project Batch Design Flows
• Scripting Using the Project-Based and Non-Project Batch Flows
• Lab 3a:?Scripting in the Project-Based Flow
• Lab 3b:?Scripting in the Non-Project Batch Flow
• Appendix: HDL Coding Techniques