1
數(shù)字設(shè)計(jì)理論基礎(chǔ)
經(jīng)典面試題目解析
數(shù)字設(shè)計(jì)流程介紹及演示
2
基于DC的邏輯綜合原理
基于DC的邏輯綜合流程
時(shí)序約束和時(shí)序分析
3
邏輯綜合上機(jī)實(shí)驗(yàn)
基于Formality的形式驗(yàn)證流程
形式驗(yàn)證上機(jī)實(shí)驗(yàn)
4
數(shù)字版圖設(shè)計(jì)ICC(一)
Introduction and Overview
Data Setup and Basic Flow
上機(jī)實(shí)驗(yàn)
5
數(shù)字版圖設(shè)計(jì)ICC(二)
Design Planning
Placement
上機(jī)實(shí)驗(yàn)
6
數(shù)字版圖設(shè)計(jì)ICC(三)
CTS
Routing
上機(jī)實(shí)驗(yàn)
7
數(shù)字版圖設(shè)計(jì)ICC(四)
Chip Finishing
Calibre DRC and LVS
上機(jī)實(shí)驗(yàn)
8
項(xiàng)目1 RISC8 IP的后端完整實(shí)現(xiàn)
RISC core的模塊介紹
邏輯綜合DC和形式驗(yàn)證formality
自動(dòng)布局布線(xiàn)
9
項(xiàng)目2 ORCA chip的P&R實(shí)現(xiàn)(一)
Data Setup and Design Planning
10
項(xiàng)目2 ORCA chip的P&R實(shí)現(xiàn)(二)
Placement, CTS, Route
Timing and Congestion fix
DRC and LVS |