| 序號 |
課程名稱 |
課程內(nèi)容 |
掌握要求 |
| 12 |
DSP小系統(tǒng)設(shè)計
(DSP6000硬件開發(fā))
|
1.1 小系統(tǒng)組成
1.2 程序 ROM
1.3 電源
1.4 時鐘
1.5 復(fù)位電路
1.6 JTAG
|
精通 |
| 13 |
C6000的體系結(jié)構(gòu)
(DSP6000硬件開發(fā)) |
2.1 C 6000
CPU 的結(jié)構(gòu)
2.2 C 6000 基本指令系統(tǒng)
2.3 C 6000 存儲器映射
2.4 C 6000 外設(shè)概述
|
精通 |
| 14 |
C6000的外設(shè)
(DSP6000硬件開發(fā)) |
3.1 EDMA
3.2 中斷系統(tǒng)
3.1 EMIF
3.2 McBSP
3.3 bootloader
|
了解 |
| 15 |
高速電路設(shè)計
(DSP6000硬件開發(fā)) |
4.1 高速電路簡介
4.2 傳輸線理論
4.3 反射及端接技術(shù)
4.4 串?dāng)_及其改善
4.5 地彈及其改善 |
掌握 |
| 16 |
電路板設(shè)計流程
(DSP6000硬件開發(fā)) |
5.1 電路板設(shè)計流程的演變
5.2 用 PADS 軟件設(shè)計電路板的流程
5.3 信號仿真 |
精通 |
| 17 |
C6000 C 運(yùn)行時環(huán)境
(DSP6000系統(tǒng)開發(fā)) |
5.1 C6000存儲器規(guī)范
5.2 寄存器使用約定
5.3 C6000堆棧的使用
5.4 C6000函數(shù)調(diào)用約定和混合編程
5.5 C6000的初始化 |
精通 |
| 18 |
實(shí)驗(yàn)課：C6000的匯編語言和運(yùn)行時環(huán)境
(DSP6000系統(tǒng)開發(fā)) |
1） 用C6000的匯編語言寫乘法累加程序
2） 手工優(yōu)化匯編乘法累加程序，學(xué)習(xí)C6000的流水線
3） 混合代碼編程：
C函數(shù)調(diào)用匯編子函數(shù)，匯編子函數(shù)調(diào)用C函數(shù)
|
精通 |
| 19 |
TI的實(shí)時操作系統(tǒng)：DSP/BIOS
(DSP6000系統(tǒng)開發(fā)) |
6.1 RTOS與通用OS
6.2 DSP/BIOS的模塊
6.3 DSP/BIOS程序的生成
6.4 DSP/BIOS內(nèi)核分析 |
精通 |
| 20 |
實(shí)驗(yàn)課：基于DSP/BIOS的C6000軟件開發(fā)
(DSP6000系統(tǒng)開發(fā)) |
1）了解DSP/BIOS開發(fā)代碼的流程
2）設(shè)計一個中斷驅(qū)動的DSP/BIOS軟件：FIR濾波
3）分析DSP/BIOS的任務(wù)切換過程
|
精通 |
| 21 |
嵌入式實(shí)時系統(tǒng)軟件開發(fā)與調(diào)試
(DSP6000系統(tǒng)開發(fā)) |
7.1 調(diào)試的概念
7.2 數(shù)據(jù)鏈路
7.3 中斷、DMA和時鐘
7.4 實(shí)時調(diào)試方法與經(jīng)驗(yàn)
7.5 調(diào)試實(shí)例分析 |
精通 |
| 22 |
C6000代碼優(yōu)化
(DSP6000系統(tǒng)開發(fā)) |
8.1 代碼優(yōu)化的概念
8.2 代碼優(yōu)化的目標(biāo)和分類
8.3 基于手工匯編的代碼優(yōu)化
8.4 軟件流水的概念
8.5 基于線性匯編的優(yōu)化
8.6 理解asm文件中的循環(huán)反饋信息
8.7 代碼優(yōu)化實(shí)例分析 |
精通 |
| 23 |
C6000代碼優(yōu)化
(DSP6000系統(tǒng)開發(fā)) |
1）手工優(yōu)化乘法累加匯編代碼
2）寫線性匯編代碼優(yōu)化復(fù)數(shù)數(shù)組求模
3）反饋信息分析和資源分配 |
精通 |
首 頁 手機(jī)閱讀模式
